状態遷移マシン


簡単な順序回路の例

入力   出力
 入力A   入力B     EXORゲートの出力 
 
 
 
 

ここで注目すべきことは、

  1. 回路には2つのD-FFがあり、F1とF2はそれぞれ’0’もしくは’1’の値を保持するので、組み合せれば計4種類の状態を持つことになる。
  2. 図のt=2とt=3のサイクルでは同一の入力データ’0’が入力されているが、出力(C1,C2)=(0,1)と(1,1)であり、入力データが同じでも出力データは異なる。これが、組み合せ回路との相違である。

状態遷移表

t=nの時の状態 t=n+1の時の状態F1、F2 t=nの時の出力C1,C2
 F1   F2  入力DIN 入力DIN

状態遷移図


同期式4ビットカウンタの設計

(1)今回、初期値を設定するためにリセット(RESET)端子付D-FFを用いる。

リセット付D−FFシンボル リセット付D−FFの動作波形

(2)4ビットの値を保持する必要があるので、リセット付D−FFを4つ用いる。下図のように、それぞれのD−FFは2進数の各桁に対応する。リセットを’1’にすれば、4つのD−FFの出力は’0’となるので、"0000"からカウントすることができる。

(2)ある時刻に4つのリセット付D−FFにある値が入っているとすると、次の時刻にD−FFの値は前の値+1になればよい。これは、D−FFの4つの入力が現在の出力+1になればよいことを示す。

4ビット加算器
4ビットインクリメンタ

(3)結果的に、4ビットカウンタは以下のようになる。’0’が入力されるフルアダーはハーフアダーで実現できるので、FAをHAに変更してます。


HW-7  学籍番号 名前 日付 を書いて 提出すること。

1) 以下の回路図の状態遷移図を描け

2) 10進数で示すと、0,3,6,9,12,15,2,5,8,11,14,1,4,7,10,13,0、なる順で3ずつ上昇する4ビットカウンターを設計せよ。

3) 以下の回路図の状態遷移図を描け

4) 同じ回路に以下の図に示されるD1,D2波形を入力した時のF1,F2,C1,C2,C3の波形を描け!
   但し、F1,F2の初期値はともに’0’とする。

5) 10進数で示すと、0,15,14,13,12,11、10,9,8,7,6,5,4,3,2,1,0、のように1ずつ値が現減少する4ビットのカウンタを設計せよ。

今回示した、単純な順序回路は実は携帯電話や衛星TV放送などのデジタル通信での、伝送エラーを訂正するために用いられている「畳み込み符号器」です。

以上