PCアーキテクチャとバスシステム

琉球大学情報工学科　和田　知久

THE INDISPENSABLE PC H/W BOOK, 3rd edition, Hans-Peter Messmerの20 - 20.2.3, 24 - 24.1

• PCにおいて２つの重要な要素はマイクロプロセッサとメモリであるが、これだけでは完全なコンピュータにはならない。体にたとえれば、この２つは心と頭脳であるが、他の臓器も必要である。
• この他の臓器の数や機能はコンピュータアーキテクチャの実装に対応する。
• たとえば、ドライブやグラフィックスアダプタはアクセスされなければならず、それらより発行されるインタラプト（割り込み）はプロセッサーメモリシステムにより適切に処理されなければならない。
• IBMコンパチブルPCの成功は、拡張バススロットによるシステムのフレキシビリティが大きい。
• したがって、変化に富んだLAN、グラフィックス等のインストールが可能であった。
• 以下に、PCの種々のレベルのアーキテクチャとバスシステムについて述べる。

２０　８ビット　PC/XTアーキテクチャ

• PC/XTはIBMの最初のパーソナルコンピュータであり、性能的には単純なコンピュータゲームもできないほどのものであった。
• ８ビットアーキテクチャで、今からみれば相当に古いアーキテクチャであるが、PC/XT世代から i486/Pentiumの世代まで、多数の構成部品が生き残っている。
• たとえば、8237A DMA（Direct Memory Access）チップとか8259A PIC (Programable Interrupt Controller)である。
• そしてのそれらの論理構成は依然、最新のチップセットの動作を決定している。
• ここではPC/XTは全体を示す良き例として示す。

２０．１　構成部品とそれらの働き

• 図２０．１はPC/XTのブロックダイアグラムである。
• 読者の所有のPCマザーボード上に、図中に示されているチップは見つからないかも知れないが、同じPCである。
• 図中に示されているそれらのチップは第３者（サードパーティ）により生産されたり（型名が異なる）、複数のチップの機能が単一チップに集積されていたりする。
• しかしながら、機能的な組み合せすなわちアーキテクチャは変わっていない。
• したがって、ここでは基本的な構成を説明する。
• もちろん、中心の部品はプロセッサである。PCでは８０８８、XTでは８０８６というCPUが使われていた。短期間ではあったが、XT/286もマーケットに登場し、それは新しいより高性能な８０２８６というCPUを使用していた。XT/286はすぐにさらにパワフルなATに置き換わった。
• ８０８６/８８の他に、算術コプロセッサである８０８７が搭載可能であったし、少なくともマザーボード上にそれ対応のソケットが用意された。
• ８２８４というクロックジェネレータがシステムクロックを発生する。最初のPCでは、１４３１８１８０Hzのクリスタル信号が使われた。８２８４は周波数を３で割り、４．７７MHｚのシステムクロックを発生する。
• より新しい、turbo-PC/XTでは高周波化され、システムクロックは８MHZと１０MHｚが可能であった。
• さらに、NEC CPUのV30、V20は８０８６/８８を置き換えることができ、V30、V20は８０８６/８８より高速で追加命令をサポートしていた。しかし、基本的にはIntel製CPUのダウンワード互換であった。
• 結局、互換性により追加命令は使用されなかった。

• また、他の重要なコンポーネントはメインメモリである。プロセッサとメインメモリはデータ／アドレス／コントロールバスで接続されている。
• CPUはアドレスバスを介してメモリにアドレスを与え、コントロールバスでデータ転送をコントロールし、データバスを介してデータを転送した。
• ８０８６/８８からの命令に従って、８２８８バスコントローラはコントロール信号を発生した。
• データ交換をエラーなしに整った形でやるために、信号は種々のアドレス/データバッファ回路にてバッファされ、増幅される。
• PC/XTでは４つの異なるアドレスバスが存在する。
  • ローカルアドレスバス：８０８６/８８からの２０本のアドレス信号を含むバス。外部のアドレスバッファとアドレスラッチにより、ローカルバスとシステムバスは分離される。
  • システムアドレスバス：PC/XTのメインのアドレスバスであり、ローカルアドレスバスをラッチしたものである。ローカルアドレスバス上のアドレス信号がALE信号でラッチされる。PC/XTではこのシステムアドレスバスはバススロットへ入力される。
  • メモリアドレスバス：このバスはマザーボード上だけのバスであり、システムアドレスバスをマルチプレクスしたものである。（行アドレスとカラムアドレスが同時ではなく、時間的に連続にDRAMチップへ与えられる。）
  • X-アドレスバス：バッファとドライバーによりシステムバスから分離されたバスであり、マザーボード上のI/OユニットとROM-BIOSにアドレスを与える。たとえば、インタラプト（割り込み）コントローラ、タイマー、オンボードフロッピィコントローラーのレジスタである。拡張アダプタのI/Oポートと拡張BIOSはシステムアドレスバスによってアクセスされる。
• データバスにも４つの異なるバスが存在する。
  • ローカルデータバス：８０８６・８８からの１６もしくは８ビット幅のデータ信号であり、バイトアクセスかワードアクセスかを区別するバスロジックが必要であった。外部のデータバッファとラッチにより、このローカルデータバスとシステムデータバスは分離される。PCではローカルデータバスは８ビットで、XTでは１６ビットである。
  • システムデータバス：PC/XTではローカルデータバスをラッチしたもので、PCでは８ビット、XTでは１６ビット幅であった。システムデータバスの１バイト分がバススロットへ入ってゆく。
  • メモリデータバス：このバスもマザーボード上のみのバスで、メインメモリとシステムデータバスを繋ぐものである。PCでは８ビット、XTでは１６ビット幅である。
  • X−データバス：バッファとドライバによってシステムバスから分離されたバスであり、I/O unitやマザーボード上のROM-BIOSをアクセスする。拡張アダプタのI/Oポートや拡張BIOSはシステムデータバスでアクセスされる。

• ８０８６と８０８８の違いはデータバス幅であり、８０８６は１６ビットデータバス、８０８８は８ビットのみである。したがって、PCではメインメモリへのアクセスのためのマザーボード上のデータバスは８ビット幅のみで、XTでは１６ビット幅であった。
• マザーボード上のメインメモリ以外に、CPUはバススロット上のアダプタカード上のチップにアクセスする。
• バススロットの構成と機能のもっと詳しい説明を以下に述べる。ここで重要なのはシステムバスのすべての重要信号はバススロットに入ってゆくことである。たとえば、アドレス、データ、コントロール信号などで、PCシステムにアダプタカードを組み込むのに必要な信号すべてである。
• XTでは８ビットデータのみがバススロットに入っていったことも重要である。８０８６の１６ビットバスを介する１６ビットデータのアクセス時に、８ビット/１６ビットコンバータは１つの１６ビットを８ビット２つに分解し、そしてまた８ビット値２つを１６ビット値へ結合する。
• XTマザーボードではこの作業は不要であった。メモリアクセスは常に最大ビット幅の１６ビット幅で実行された。XTでは、もちろん、この方式はオンボードメモリとバススロット上のアダプタカード上のメモリアクセスに対して、種々多様な結果をもたらした。
• アダプタカード上のメモリへのアクセスは８ビット幅に限定されていたので、毎回少ないデータが転送された。したがって、データ転送レイトは小さい。
• １６ビットデータを転送しようとする場合、この１６ビット値は８ビット値に分解されそしてまた結合されなければならない。この変換には時間が必要であり、メモリ拡張カードへのアクセスはオンボードメモリに比べて非常に大きくなる。
• この遅延の増加は特に、turbo-XTマシンで顕著である。初期のPCは4.77MHzのクロックで動作し、このクロック速度ではバススロットや挿入されたアダプタカードには問題はなかった。
• 大抵の場合、遅いバススロットはturbo-XTのクロックスピードの半分の5MHzで動作していた。したがって、アダプタカード上のメモリアクセスは２つの理由で低速であった。１つは、８/１６ビットの変換に１クロックサイクルを必要とした。もうひとつは、バスの周波数が２分の１で転送速度が低下した。
• この速度低下はもっと高速な i386 や i486 ではさらに顕著であり、これらの高速ＰＣでもバススロットのクロック速度は8MHzであった。50MHzマシンをいばる持ち主にとってはショックなことである。
• ＰＣの中には、通常のバススロットの以外に、もっと高速に動作するメモリ用スロットにメモリアダプタを挿入するものもあった。

• メモリアクセス時のプロセッサアドレスをデコードするために、ＰＣ／ＸＴはアドレスマルチプレクサを持つ。
• メモリバッファと共に、マザーボード上のメモリチップをドライブする。
• データの読み出し時のパリティチェックがFAILすると、メモリパリティチェックロジックはＮＭＩ（Non Maskable Interrupts）を発行する。
• パリティチェックはバイト単位で行われる。すなわち、独立してアクセス可能なメインメモリのバイトごとにパリティビットが付加される。ということで、メモリを増設する時には実際に必要なメモリチップ以外に、８チップごとに１チップの追加が必要となる。
• この９番目のチップは対応するパリティビット用である。一般にメモリは複数のバンクに分割され、すべてのバンクにデバイスが必要である。１つのバンクに対応するチップの数はデータ入出力するチップのデータピンの数に依存する。
• 古い64Kbitとか256KbitのDRAMは通常１つのデータピンだけを持っており、ＰＣのように８ビット構成のメモリを構成するには、１バンクには８個のメモリチップと２つのパリティチップが必要である。
• ＰＣ／ＸＴにはＲＯＭがあり、ブートアッププロセス時に必要なコード（プログラム）とデータ、そしてＰＣのＢＩＯＳルーチンが記憶されている。８０８６/８８ではＲＯＭ中のＢＩＯＳはメインメモリと同じようにアクセスされる。
• メインメモリ、ＲＯＭまたはＩ／Ｏアドレスデバイスへのアクセス中に wait state logic により wait cycle が発生する。
• ＣＰＵと周辺デバイスのサポートのために、8259A Programable Interrupt Controller (PIC)がＰＣ／ＸＴでは使用され、ハードディスクコントローラやタイマーのような周辺デバイスからの外部インタラプトを取り扱う。
• ８２５９Ａは任意のチップに接続される８コの入力チャネルを持ち、各々のチャネルにそれらのチップはインタラプトリクエストを発生できる。
• ＰＣではこれらのチャネルをIRQ0-IRQ7と呼ぶ。テーブル２０．１はインタラプトチャネルのIRQXを示す。８２５９Ａの詳しい働きとプログラム方法は２６章にて説明する。
• 他のサポートチップとして 8253 Programable Interval Timer (PIC, Timer Chip)があり、テーブル２０．２に示す３つの独立のプログラマブルカウンタを内蔵している。
• Counter0はPC/XT内部の内部システム時計の更新に使用され、PICのIRQ0に接続される。これで、ハードウエアインタラプトが発行されて、内部時計が更新される。
• この時計はDOSコマンドのTIME、DATEで読み書きすることができる。
• Counter1はDMAチップと共に、メモリのリフレッシュを実行する。
• Counter2はスピーカ用の音の周波数を発生する。
• 27章にてPIT８２５３とスピーカの動作モードやプログラムを説明する。

• キーボードは 8255 Programable Peripheral Interface (PPI)によって、PC/XTシステムに接続される。また、同一チップ 8255 を介して、DIPスイッチにセットされたシステムコンフィギュレーションをBIOSがチェックする。
• しかし、より新しい Turbo-XT では AT と同様に、すべての必要なコンフィグデータを持つ real-time clock と CMOS があり、DIPスイッチは不必要となった。
• PC/XTでは８２５５を介してキーボードがアクセスされる。スピーカおよびカセットドライブをドライブするカセットロジックも８２５５を介して接続される。８２５５を用いてスピーカのenable/disableが行われる。
• PC全体には-12V, -5V, 0V, +5V, +12Vの電圧が供給されている。バススロットのアダプタカードは通常対応するバススロットのコンタクトによりパワーが与えられる。
• いままで述べたコンポーネントはI/Oアドレススペースのポートによりアクセスされる。PC/XTはしたがって、I/O mapped input/output (I/O) を用いている。テーブル２０．３に重要なポートアドレスを示す。
• バススロットに挿入されたアダプタカード上のハードウエアコンポーネント（物理的な部品）のレジスタもポートアドレスにてアクセスされる。（例としてはシリアルインターフェィスアダプタのUARTやグラフィックアダプタの６８４５）
• PC/XTはアダプタ上のメモリアクセスと同様に、I/Oアドレススペースへのすべてのアクセスをバススロットへのアクセスに渡す。
• メモリスペースやI/Oスペースに限らず、任意のアドレスは１つのコンポーネント（部品）にのみアサインされる。
• たとえばCOM1やCOM2のUARTレジスタに同一のI/Oアドレスを割り当てるならば、CPUの命令に対して２つのUARTがほぼ同時にレスポンスするので、お互いに干渉を起こす。したがって、インターフェースはうまく動作しない。

２０．２　DMA（Direct Memory Access）アーキテクチャ

• 残りの部分を説明するために、PC/XTのDMAアーキテクチャを説明する。詳しくは28章に説明する。
• プロセッサの他にも、メモリやI/Oへアクセスできるチップがある。それが 8237A DMA チップである。
• このチップはフロッピィコントローラのようなI/Oユニットとメインメモリ間の高速なデータ転送を可能とする。
• ８０８６/８８とは異なり、８２３７Aは４つの独立なプログラマブルな転送チャネルを持つ。（図２０．４）
• チャネル０はメモリリフレッシュに割り当てられ、メモリへのダミーアクセスをするために 8253A PIT により周期的に活性化されれ、メモリチップはリフレッシュされる。
• 他の３つのチャネルはデータ転送用に利用できる。たとえば、ハードディスクコントローラがディスクの1セクタをREADし、８２３７Aのチャネル３を活性化する。そして、CPUの動作を妨げることなしに８２３７Aにデータ転送はまかされる。
• ８０８６/８８ CPUと同様に、８２３７Aは別の独立したバスサイクルを実行する。これは、低機能のバスマスタである。28章にＤＭＡチップの機能、プログラミング、転送プロトコルを説明する。
• CPUとDMAチップはマザーボード上に置かれる。PC/XTはバススロット上のアダプタカード上に置かれるような外部バスマスタをサポートしない。
• もし、ネットワークアダプタ上のプロセッサがメインメモリを独立にアクセスでき、マザーボード上のCPUとのかかわりなしに、メインメモリ上のデータをネットワークに出したり、ネットワークからメインメモリへデータ転送ができれば有効であろう。
• しかし、PC/XT（ATでも）アダプタはハードウエアインタラプトを発行して、CPUへ必要なデータ転送を指示する必要がある。そして、CPUがこの転送を実行する。

２０．２．１　８ビットチャネル

• テーブル２０．４からも明らかなように、８２３７Aは主としてバススロット上のI/Oデバイスとメインメモリ間のデータ転送を行う。
• PC/XTスロットは8ビット構成であるので、8ビットデータ転送が行われる。PC/XTは8ビットのみのDMAチャネルを持つ。
• ８０８８プロセッサでは、PCは8ビットのデータバスと20ビットのアドレスバスを持つ。したがって、4ビットのDMAページレジスタがそのようなPCでは必要とされる。（テーブル２０．５にI/Oアドレスを示す。）
• ８２３７Aの8ビットアドレスとDMAアドレスラッチの8ビットと4ビットのページレジスタでPC/XTの20ビットのアドレススペースが作られる。
• 8ビットのチップとして８２３７Aは８０８８用に設計された。8ビットデータバスでは8ビットのDMAチャネルのみが可能である。メモリからの読み出し転送期間に、８２３７Aはメモリアドレスを出力し /MEMR 信号を発生し、メモリより8ビットデータバスへデータバイトを読み出す。その後、８２３７Aは /IOW 信号を活性化し、周辺機器はそのデータバイトを受け取る。
• メモリへの書き込み転送はそのまったくの逆で、８２３７Aはメモリアドレスを出力し /IOR 信号を活性化する。周辺機器のI/Oレジスタよりデータバイト8ビットデータバスへを読み出す。その後、８２３７Aは /MEMW 信号を活性化し、メモリにデータバイトを読み込ませる。
• PC/XTではチャネル０と１は同じ物理ページレジスタにアサインされており、２つの異なるI/Oアドレス 87h, 83h を通して同一の物理ページレジスタにアクセスする。ATマシンではチャネル４に対するページ（カスケーディングにのみ使用される）はメモリリフレッシュに対する。ページアドレスを保持する。
• XTでは、状況はもっと複雑である。８０８６が使用されているので、XTは内部データバスは16ビット幅である。
• PCではDMAチップは8ビットの周辺機器に対して8ビットチャネルとして作られているので、XTバススロットに対しても8ビットデバイスのみがインストールできる。どっちにしても、データバスの8ビット分しかスロットにつながっていないが。
• ８０８６は16ビットバス構成であり、メモリは16ビット構成となっている。すなわち、下位のデータバスバイトD0-D7は偶数番地であり、D8-D15の上位は奇数番地となる。
• もし、８２３７Aが読み出し転送時に、連続してソースアドレスをカウントUP/DOWNするならば、偶数アドレスに対してはデータはD0−D7バス上に、奇数番地の時D8-D15バス上へデータバイトが出てくる。
• したがって、周辺機器が奇数アドレス番地のデータを取ることができるように、データをD0-D7へ転送する付加的なロジック回路が必要である。
• 同時に、奇数アドレスに対してメモリはD0−D7を駆動せず、データを出力する。

（略）

２０．２．２　メモリリフレッシュ

• チャネル０はメモリリフレッシュ専用に割り当てられている。リフレッシュ用に８２５３/８２５４ PIT のカウンタ１はカウント値１８（12h）のモード３（square wave generator）で動作する。下位のカウンタバイトのみがロード(RW1=0, RW0=1)され、PIT（Programable Interval Timer）は1.19318MHz/18=66288Hzのsquare waveを発生する。
• これに対応して、カウンタ１はDREQをダミーメモリ転送のために、１５μｓごとに発行する。これにより、DRAM（メインメモリ）をリフレッシュする。
• このリフレッシュのために、８２３７A（DMAチップ）のチャネル０は読み出し転送のシングルトランスファーモードにプログラムされる。
• ダミーサイクルの期間に、DMAチップはメモリよりデータを読み出し、データをデータバスに載せる。ここで、メモリチップ内のアドレスバッファ、アドレスデコーダ、センスアンプが動作し、メモリアレイ内のある行のメモリセルが自動的にリフレッシュされる。
• しかし、その読み出しデータは周辺デバイスにより、読み込まれない。したがって、バス上のデータは次サイクルに上書きされ、消える。
• PITは周期的なsquare-wave signalにより、リフレッシュを行う。
• DMAチップはメモリ読み出し動作のためのリフレッシュアドレス、コントロール信号の発生に使用される。
• BIOSのスタートアップルーチンはカウンタのレジスタに適切な値を設定し、チャネル０をシングルトランスファーモード、オートイニシャライズにセットする。したがって、PITのチャネル１を介しての、すべてのリクエストはシングルトランスファーモードであり、リフレッシュアドレスを＋１し、カウントレジスタを-１する。
• カウントレジスタが ffffh に到達したならば、TC（？）が発生し、DMAコントローラのチャネル０が初期化され、リフレッシュプロセスが最初から繰り返される。

２０．２．３　メモリ間転送

• 各チャネルのそれぞれにはページレジスタが設けられている。IBMはPC/XTに対して、チャネル０とチャネル１に対して、共通のページレジスタを設けた。したがって、メモリからメモリへの転送は６４Kバイトの大きさの１つのDMAページ内部に限定される。
• これは、チャネル０とチャネル１とが、このメモリ間転送を実行し、PC/XTでは１つのレジスタをシェアしているからである。
• またチャネル０はメモリリフレッシュにも使用されている。したがって、６４Kバイトページ中のメモリ-メモリ間データ転送をする時に、リフレッシュを禁止する必要がある。
• そして、転送終了後にリフレッシュを再び行うために、チャネル０を再プログラムする必要がある。
• また、リフレッシュの中断は短時間（１ｍｓ以下）しかできない、さもないとDRAMはデータを消失してしまう。

２４　32ビットとそれ以上　−PCIローカルバス−

• PCオーナーにとって、EISAやマイクロチャネルのようなPC用のハイエンドソルーションでも、５０MHZのi486とともに低速の８MHZとか１０MHZのバススピードとは落胆する。
• このスピードはWindowsのような画像を主体とするOSに対するスクリーンの再描画には遅すぎるスピードである。５１２＊３８４というハイレゾモニターの1／4の大きさのウインドウでさえ、１９２Kもの画素から構成されており、256色カラー（8ビット／ピクセル）ならば、まず最初にスクリーンをセーブし、そして再描画する必要があり、３８４Kbyteのデータ転送に対応する。
• スクリーンメモリはグラフィックアダプタ上のグラフィックコントロールチップが読み出し動作を行っていない時のみ、書き込むことができる。通常これは水平回帰、垂直回帰時のみで、３８４Kbyteは比較的短い時間に転送されなくてはならない。
• VGAカードでは、水平回帰時間を含む1行のスキャン時間は約２５usで、水平回帰自体は4usであり、回帰時間は約1／7である。16ビットISAシステムでは、３８４Kバイトの転送は現実的には1／3秒必要であり、ユーザにとって十分気になる遅さである。ここで、メモリのリフレッシュ時間は含まれていない。
• この問題への解は、TIGAや8514/A等のグラフィックプロセッサを含むグラフィックアダプタにより提供される。
• 別の解は（特にバスのクロックスピードに比べて、非常に高速なCPUの場合）、グラフィックシステムバスをCPUバスと同じスピードで動かすことである。ローカルバスである。最初のマザーボード上のローカルバスはディスプレイメモリへの高速インターフェースであり、拡張バスに比べて非常に高速であった。
• ただし、ローカルバスは標準化なしであり、マザーボードごとに異なるものであった。この非コンパチを修正するために、インテルはPCI(Peripheral Component Interconnect)を、VESAコミッティはVL busを開発した。

（略）

• 現在ではPCIは高性能PCやワークステーションの上級ソルーションであり。32ビットバスで最大133Mbyte/sの転送を行う。

２４．１　PCIバスの構成

• PCIに重要な特徴はプロセッサの主記憶と通常拡張バスとの分離である。図２４．１に構成図を示す。
• PCIブリッジはプロセッサの主記憶サブシステムとPCIバスのコネクションをする。ユーザにとっては、ブリッジは見えない。PCI agentsとも呼ばれるすべてのPCI unitはPCIバスに接続される。例をあがれば、SCSIホストアダプタ、LANアダプタ、I/Oユニット、グラフィックアダプタである。
• VLバスとは対照的に、これらのユニットはマザーボード上に集積されるべきであるが、ほとんどはアダプタとして構成される。マザーボード上に最大３つのスロットがあり、たとえば、そのうちの２つをオーディオ、モーションVideoに使うことができる。
• 動画再生は複雑な計算が必要であり、PCI unitの構成が大きく、マザーボード上に集積することは難しい。PCIの用途としてはAudioやVido等のマルチメディアが主である。
• 拡張バスに対するインターフェースは3番目めのPCI unitである。ということで、ISA, EISA, microchannel等の他のバスシステムもPCI unitとして考えることができる。原理的にはすべてのバスシステムは使用可能であり、PCIバスからの接続ができる。また、PCIに１０個までのPCI unitを接続できる。図２４．１はPCIブリッジのレイアウトを示す。