SYNOPSYS DESIGN CONTEST 2001

シノプシス･デザインコンテスト２００１

The digital design contest for students

using HDL (VHDL or Verilog)

will be held by

the Information Engineering Department of

the Univ. of the Ryukyus.

Pre-selected presenters will be invited to

the Island Okinawa coming 2001/MARCH

for presenting their summary.

Please join the contest and enjoy Okinawa!

琉球大学情報工学科主催にて、

学生対象（修士以下の大学生、高専生）に

ＨＤＬ(VHDL, VerilogHDL)を用いた

デジタル設計コンテストを開催します。

どうぞ奮って挑戦ください!

優秀者には沖縄での発表会への招待

と豪華副賞多数が、

参加者全員にオリジナルTシャツがでる予定。

Target: Digital CDMA Receiver

設計課題：デジタルＣＤＭＡレシーバ

If you want to join, please let
wada@ie.u-ryukyu.ac.jp know until 01/Jan/15.

Final Report dead line : 2001/Feb/16.

Conference: Okinawa @ 2001/March/16

参加申し込み：２００１年１月15日までに、
wada@ie.u-ryukyu.ac.jp　へメイル

最終レポート締め切り： ２００１年２月１６日

発表会：　琉球大学（沖縄）＠2001年３月１６日