設計仕様書 （2000/9/19版）

琉球大学工学部情報工学科　和田　知久

[０]　はじめに

今回は携帯電話の通信方式として用いられている、Code Division Multiple Access (CDMA)方式を用いたデジタル通信の受信機の設計を行います。とは言え、学生レベル対象のデザイン・コンテストですので、小さめの規模のデジタル設計を念頭に置き、各個人ごとに色々な工夫ができるように、実現方法には自由度をある程度与えています。

要求されている設計内容はHDL（VHDLもしくはVerilogHDL）による設計と論理合成です。特にシノプシス社の合成ツールを使用する必要はなく、FPGA等の合成ツールでも参加できます。HDL設計に興味のある学生はどしどし参加してください。また、余裕のある方はFPGA等で実装すれば、努力を認めて高い評価が得られると思います。FPGA等での実装もぜひトライしてみてください。

それでは、ＣＤＭＡ方式の説明は後ほど行うとして、今回設計するＣＤＭＡ方式受信機の概要を説明します。

図１　ＣＤＭＡ通信システム

図１に今回の設計のデジタル通信システムを示します。システムは大きく分けて、送信機（Transmitter）と受信機（Receiver）に分かれます。今回の設計対象は受信機（Receiver）です。送信機は、ch1/ch2/ch3の３つのデジタルの入力を同時に受け、それら３つの入力をＣＤＭＡの方式にてを混合し、出力します。受信機ではその混合信号を受信し、その受信信号から所望のチャネルの信号を取り出します。

現実の通信システムでは、送信機（Transmitter）出力をミキサーを用いて所望の周波数帯に変調して送信したり、実際の送信信号はアナログ信号であったりしますが、今回の設計課題では簡単のため、そのような周波数変調や、アナログ信号は使用しません。したがって、図１に示すシステムをすべてデジタルで設計します。

また、通常は送信側と受信側には同一クロック信号は用いることはできず、受信側でクロック再生（Clock Recovery）をする必要がありますが、今回は同期の取れたクロックが与えられたこととします。

ＣＤＭＡはスペクトル拡散というような技術を用いるわけですが、今回の課題ではそのようなスペクトル拡散の知識がなくても設計できるように、以下の仕様書で工夫をしています。設計すべきことは比較的単純ですので、デジタル設計の知識のある学生は自信を持って、課題に取り組んでください。

[１]　ＰＮ符号の特徴

ＣＤＭＡを和訳すれば符号分割多重ということになります。多重というのは、複数のデータが１つの通信回線に載せられていることであり、図１の太い矢印付の線で示された通信路に対応します。今回は、多重化されたデータを受信機にて分解し、所望のデータを受け取る必要があります。

すなわち、混ざったものから所望のものを取り出す作業が必要です。ＣＤＭＡではこの分離のためにある符号を用います。現実のＣＤＭＡでの符号はＰＮ（Pseudo Noise、擬ノイズ）符号が用いられ、これは０と１がランダムにほぼ同数回現れる系列です。

以下に、７つの０もしくは１からなるＰＮ系列を例としてＰＮ符号の特徴を説明します。

で示される長さ７のシーケンスを考える。これを時間方向の波としてプロットすると、図２のようになります。

図２　あるＰＮコードの時間波形

このＰＮ系列とこのＰＮ系列を時間方向にずらした（シフトした）波形の似ている程度を比較します。図３は元ＰＮコードとこれを時間方向に２単位シフトした波形をです。

図３　2波形の比較

この２つの波形の似ている程度を評価するのが相関（correlation）です。相関は以下の式で定義されます。

相関値（correlation） = 一致した符合の数　−　不一致の符号の数

そうすれば、図３の2波形の相関値は−１となり、０に近い小さな値となります。これはこの2波形が似ていない（相関が小さい）ことを意味します。以下の表にこの相関特性をまとめます。元のＰＮ符号とまったく同じ波形である　時間シフト０もしくは７の符号だけが大きな相関値７となり、他はすべて−１という小さな値になっています。

次に元ＰＮ系列とそのＰＮ系列の０と１を反転させた系列との相関を考えます。図４に元ＰＮ系列と反転したＰＮ系列を示します。

図４　反転波形との比較

この２つの波形の相関はすべての符号が一致しないので、相関値は−７という負の大きな値となります。

• 以上の性質より、1ビットの情報すなわち、１もしくは０を送信する時場合、’０’の意味で元ＰＮコード（ＰＮ１）を送信し、’１’の意味で反転させたＰＮコードを送る。

• 同時に同じ伝送路に元のＰＮコードをシフトした別のＰＮコード（ＰＮ２）を用いて、’０’の意味でそのＰＮコード（ＰＮ２）を送信し、’１’の意味で反転したＰＮコードを送る。

• 送信路では上記複数の波形が加算され混じってしまうが、受信波形（ＰＮ１とＰＮ２の加算）とたとえばＰＮ１との相関をとれば、ＰＮ１とＰＮ２の相関は小さいので、ＰＮ１とＰＮ１の相関が出てくる。この相関値が正の大きな値であれば、’０’の情報であり、負の大きな値であれば’１’の情報であることがわかります。

次のセクションでは具体的な例を示します。

[２]　具体的なＣＤＭＡ通信の例

以下に具体的な例をあげて説明します。例としては系列長７のＰＮ符号3種類を用いて、データを伝送をします。

図５　ＣＤＭＡ通信の簡単な例

図５に示すように、PN code1={0111001}、PN code2={1011100}、PN code3={0101110}なる3種類のコードを用いて、それぞれのコードに対してData"1"、Data"0"、Data"1"を送信します。各PN codeはDataとEXOR（排他的論理和）され、Dataが’１’の時には各PNコードは反転します。

これらのコードを加算し、結果的に送信路には{3021211}なる信号が送信されます。

受信側では{3021211}なる系列が受信され、それとPN code2との相関を取ります。具体的にはPN codeのなかの’０’を’−１’と読み直して系列をベクトルと考えて内積を取ることになります。この結果が正の大きめの値であれば、PN code2で送られた送信データは’０’であり、負の大きめの値であれば、送信データは’１’と判断されます。

• 上記の例ではPNコード長が７と短いので、内積の結果にはっきりとした相関が出にくいことが確認できています。

• したがって、実際のデザインコンテストの課題ではPNコード長１２７という長めのコードを用います。

今回上記計算をベクトルの内積ということで説明しましたが、信号処理の計算としては畳み込み（コンボルーション）であり、またマッチド・フィルターというフィルターの処理に対応します。

[３]　システム構成

今回設計するシステム構成を以下に示します。大きく分けて、送信機（Transmitter）と受信機（Receiver）の２つのユニットに分かれるますが、設計してもらうのは受信機であり、送信機のHDLコードは後ほど示します。

図６　システム構成

（送信機の簡単な動作説明）

送信機にはコード長１２７の3種類（CH1/CH2/CH3）のPN符号発生器と、3種類の送信データ生成器が内臓されており、”[２]具体的なＣＤＭＡ通信の例”で説明したように、各PN符号発生器出力と各送信データのEXORを取った後、この３つの信号を加算してTXOUTに2ビット幅の送信データとして出力します。３つの信号の加算であり、最大2ビット幅となります。

送信データTXOUT出力はCLOCK信号に同期して出力され、PN符号長が１２７であるので、１２７サイクルで各PNコードに対して1ビットのデータが送信されることになります。

１２７サイクルのPN符号の先頭位置を示すために、同期信号SYNCOUTが出力されます。

• 送信機のVHDL記述とそれを検証するためのテストベンチのVHDL記述を以下に与えます。
  本記述ではCH1{01010101}、CH2{00110011}、CH3{00001111}の繰り返し信号が送信されます。

• 送信機のVHDL記述：　transmitter.vhd

• 送信機をテストするVHDL記述：　test_tx.vhd

（受信機の簡単な動作説明）

受信機では送信機からの2ビット信号がRVINに入力されます。この受信信号はCH1/CH2/CH3の３つの信号がCDMAの方式で混合されているので、2ビットのCHANNEL入力の値にしたがって、CH1/CH2/CH3のうちの１つのチャネルのデータを取り出し、DOUTピンへそのデータを出力します。CHANNEL=00は不使用、01はCH1、10はCH2、11はCH3とします。

また、受信機は同期信号入力SYNCINにより、１２７長の符号の先頭位置を知ることができ、この先頭位置より１２７の送信データを受信し、それに対してチャネル入力対応するPNコードを発生し、内積の計算を行います。そその結果が正の大きな値になれば、送信データは’０’であり、負の大きな値になれば送信データは’１’であることが判り、その結果をデータ出力ピンDOUTに出力します。

• 今回の課題ではこの内積の大きさの判断値を４０とします。４０を超えた場合、送信データは’０’、−４０より小さい場合は送信データは’１’と判断します。

[４]　ピンアサイン（標準レベル用）

送信機および受信機のピンアサインをTable1に示します。

Table１　ピンアサイン

[５]動作波形

図７　動作波形図

図７に動作波形を示します。RESETが解除された後に、TRANSMITTERよりTXOUTにデータの出力が開始されます。課題では１２７の長さのPN符号を用いますので、１２７サイクルで１つのデータ送信期間となります。このデータ送信期間を示すために、同期信号SYNCOUTも同時に図のように出力されます。

RECEIVERではこの１２７個のデータと、受信しようとするチャネルに対応するPN系列とのベクトルの内積計算をやります。たとえば、

• RVINで受信されたデータの系列が以下のようであったとする
  ｛３，０，１，２，０，３，１，１，２，３，２，１，０，１，２，　…　｝

• 受信しようとするチャネルのPN系列が以下のようであったとする
  ｛１，１，１，１，１，１，１，０，１，１，１，０，１，１，０，　…　｝

• そうすると、PN系列の’０’は’−１’と読み替えて内積を計算すると、
  3+0+1+2+0+3+1-1+2+3+2-1+0+1-2+ …
  となる。

• この結果が＞４０ならば、受信データは’０’であり、＜−４０ならば受信データは’１’と判断し、DOUTにデータを出力するとともに、VALIDを’１’とする。−４０＜＝結果＜＝４０ならば、VALIDを’０’とする。

この結果、１２７サイクルごとにRECEIVERはDOUTに受信データを出力し、VALIDに’１’を出力します。

VALIDが’１’でない時は、DOUTはHiZもしくは’０’を出力します。

この時、図７ではRVINの入力後の直後（レイテンシ＝１）にDOUTが出力されますが、これは数段のパイプライン計算でもよく、レイテンシを１に固定する必要はありません。

[６]　今回の課題で使用するPN符号

１２７の符号長をもつ各チャネルに対するPN符号を以下のファイルに与えます。

• CH1用PN符号　pn1.txt
• CH2用PN符号　pn2.txt
• CH3用PN符号　pn3.txt

また、これらのPN符号はリニア･フィードバック･シフトレジスタにより生成することができ、それらの回路図を以下に示します。ここですべてのDフリップフロップの初期値は’１’です。したがって、3種類のPN符号のどれをみても最初の７つの出力はすべて’１’となっています。

図８　3種類にPN符号生成回路

[７]　課題のバリエーション

（初心者用）

上記課題でそんなに設計困難度は高くありませんが、初心者向きに受信できるチャネルをCH1だけに特化したものを初心者用課題とします。ピン配置は以下のようになります。チャネル選択が不必要ですので、CHANNEL入力がなくなっています。

Table２　初心者用課題の　ピンアサイン

（上級者用）

上記課題では同期信号SYNCINが与えられているので、設計は非常に簡単ですが、上級者用として同期信号のないものを課題とします。したがって、PN符号の時間的な開始位置が不明なので、

「内積の大きさの判断値を４０とします。４０を超えた場合、送信データは’０’、−４０より小さい場合は送信データは’１’と判断します。」

という内積値の判断値を満たすような同期タイミングを自分で見つけ出す必要があります。

• 例としては、１２７のカウンタを内臓しSINCIN信号を自身で発生し、内積値の値が小さいならば、１２７カウンタの位相を変化させながら同期タイミングを見つける方法があります。
• また別の方法として過去１２７個のRVIN入力を記憶しておき、毎サイクルにこの１２７個の信号とPN符号の内積を計算する方法があります。
• 後者の方法では同期を見つけ出す時間は短く、シミュレーション時間は短く楽ですが、１２６個の加算器等が必要になるので非常に回路規模が大きくなり、合成できない（待てない）可能性があるので注意が必要です。ただ、同期は最も早いので、コンパクトな回路で実現することができれば、優勝は狙えるでしょう。
• 前者の方法では同期を見つけるのに最悪127X127サイクル必要となり、シミュレーションが非常に長くなります。
• 複数の同期用の１２７カウンタを用いるなどして、同期発見の時間と回路規模のトレードオフの処理の工夫で個性を出すのが今回の課題で優勝するポイントと思われます。

Table３　上級者用課題のピンアサイン

（その他のバリエーション）

• その他のバリエーションとして、3チャンネルの内の１つだけを出力するのではなく、３つのチャネルを同時にデコードし出力するようなスペック変更を行ってもOKです。但し、変更することで回路的／アーキテクチャー的に面白みがないと、高い評価は得られないかも知れません。。。

• 図７では１２７のデータ入力後の直後にDOUTが出力されますが（レイテンシ＝１）、レイテンシは１に固定する必要はありません。何段かのパイプラインを用いてもOKです。

（参考資料）

下記のような資料を参考に、色々とバリエーションを考えてオリジナリティを出してみて下さい。（九州工大　尾知先生の推薦！）

• 東京電気大出版、山内著、スペクトル拡散通信

• CQ出版社、Interface、2000年2月号　「スペクトル拡散技術とCDMA通信技術の基礎」

[８]　スピードの測定単位

琉球大学以外からの参加の場合、同一のシノプシスデザインコンパイラの論理合成用ライブラリを使用することが困難であるので、以下のような多段EXOR回路を例に従って合成し最適化して頂き、その１段あたりの遅延時間を単位時間としてスピードの単位とする。

多段EXOR回路のVHDLソース例：５０入力のEXOR回路

合成語の回路図　PDF,　PS

この例では６段のEXOR段が合成され、クリティカルパス遅延はreport_timingコマンドにより７．１７であったので、７．１７/６＝１．１９５を単位（UNIT）とする。

• 例えば、ある遅延が２０ならば、２０/１．１９５＝１７．７４UNIT遅延とする。

• 琉大情報のライブラリ使用者は上記値で換算で換算すればよい。

ちなみに面積はreport_areaコマンドのtotal cell areaにある。

[９]　レポート

レポートには以下の内容を含めること。また、ページ数を少なめにコンパクトにまとめること。

レポートはPDFファイルにて下記にEMAILにて提出すること！

他の形式での提出希望あれば、相談してください。

wada@ie.u-ryukyu.ac.jp

締め切りは２００１年２月１６日（金）必着です。

[１０]　審査のポイント

• 速度、回路規模だけでなく、アーキテクチャのユニークさ、アイデア、面白さを十分考慮して審査します。
  （ちゃんとアピールしてね！）
• 大学院修士、学部生、高専生のレベルに応じて審査をします。
• 仕様書に従ってまじめに作るのも良いが、オモロイアイデアを歓迎します。他人と違ったことをしよう！
• 仕様の部分変更など、柔軟に受け付けます。

ENJOY　HDL!　沖縄で会おう！

デザインコンテストホームページへのリンク